Penjelasan lengkap tentang proses pembuatan cip (2/2): daripada wafer kepada pembungkusan dan ujian

Pengilangan setiap produk semikonduktor memerlukan beratus-ratus proses, dan keseluruhan proses pembuatan dibahagikan kepada lapan langkah:pemprosesan wafer - pengoksidaan - fotolitografi - goresan - pemendapan filem nipis - interkoneksi - ujian - pembungkusan.

Langkah 5: Pemendapan filem nipis

Untuk mencipta peranti mikro di dalam cip, kita perlu menyimpan lapisan filem nipis secara berterusan dan mengeluarkan bahagian yang berlebihan dengan mengetsa, dan juga menambah beberapa bahan untuk memisahkan peranti yang berbeza. Setiap transistor atau sel memori dibina langkah demi langkah melalui proses di atas. "Filem nipis" yang kita bicarakan di sini merujuk kepada "filem" dengan ketebalan kurang daripada 1 mikron (μm, sepersejuta meter) yang tidak boleh dihasilkan dengan kaedah pemprosesan mekanikal biasa. Proses meletakkan filem yang mengandungi unit molekul atau atom yang diperlukan pada wafer ialah "pemendapan".

Untuk membentuk struktur semikonduktor berbilang lapisan, kita perlu terlebih dahulu membuat tindanan peranti, iaitu, susun berbilang lapisan filem logam nipis (konduktif) dan filem dielektrik (penebat) secara bergantian pada permukaan wafer, dan kemudian keluarkan lebihan. bahagian melalui proses goresan berulang untuk membentuk struktur tiga dimensi. Teknik yang boleh digunakan untuk proses pemendapan termasuk pemendapan wap kimia (CVD), pemendapan lapisan atom (ALD), dan pemendapan wap fizikal (PVD), dan kaedah menggunakan teknik ini boleh dibahagikan kepada pemendapan kering dan basah.

Pemendapan wap kimia (CVD)

Dalam pemendapan wap kimia, gas prekursor bertindak balas dalam ruang tindak balas untuk membentuk filem nipis yang dilekatkan pada permukaan wafer dan hasil sampingan yang dipam keluar dari ruang. Pemendapan wap kimia yang dipertingkatkan plasma menggunakan plasma untuk menghasilkan gas reaktan. Kaedah ini mengurangkan suhu tindak balas, menjadikannya sesuai untuk struktur sensitif suhu. Menggunakan plasma juga boleh mengurangkan bilangan pemendapan, selalunya menghasilkan filem yang lebih berkualiti.

Pemendapan lapisan atom(ALD)

Pemendapan lapisan atom membentuk filem nipis dengan mendepositkan hanya beberapa lapisan atom pada satu masa. Kunci kepada kaedah ini adalah untuk mengitar langkah bebas yang dilakukan dalam susunan tertentu dan mengekalkan kawalan yang baik. Menyalut permukaan wafer dengan prekursor adalah langkah pertama, dan kemudian gas yang berbeza diperkenalkan untuk bertindak balas dengan prekursor untuk membentuk bahan yang dikehendaki pada permukaan wafer.

Pemendapan wap fizikal(PVD)

Seperti namanya, pemendapan wap fizikal merujuk kepada pembentukan filem nipis dengan cara fizikal. Sputtering ialah kaedah pemendapan wap fizikal yang menggunakan plasma argon untuk memercikkan atom daripada sasaran dan mendepositkannya pada permukaan wafer untuk membentuk filem nipis. Dalam sesetengah kes, filem yang dimendapkan boleh dirawat dan diperbaiki melalui teknik seperti rawatan haba ultraviolet (UVTP).

Langkah 6: Saling sambungan

Kekonduksian semikonduktor adalah antara konduktor dan bukan konduktor (iaitu penebat), yang membolehkan kita mengawal sepenuhnya aliran elektrik. Proses litografi, etsa dan pemendapan berasaskan wafer boleh membina komponen seperti transistor, tetapi ia perlu disambungkan untuk membolehkan penghantaran dan penerimaan kuasa dan isyarat.

Logam digunakan untuk penyambungan litar kerana kekonduksiannya. Logam yang digunakan untuk semikonduktor perlu memenuhi syarat berikut:

· Kerintangan rendah: Oleh kerana litar logam perlu mengalirkan arus, logam di dalamnya harus mempunyai rintangan yang rendah.

· Kestabilan termokimia: Sifat bahan logam mesti kekal tidak berubah semasa proses interkoneksi logam.

· Kebolehpercayaan yang tinggi: Apabila teknologi litar bersepadu berkembang, walaupun sejumlah kecil bahan logam saling bersambung mesti mempunyai ketahanan yang mencukupi.

· Kos pembuatan: Walaupun tiga syarat pertama dipenuhi, kos bahan adalah terlalu tinggi untuk memenuhi keperluan pengeluaran besar-besaran.

Proses penyambungan terutamanya menggunakan dua bahan, aluminium dan tembaga.

Proses Sambungan Aluminium

Proses penyambungan aluminium bermula dengan pemendapan aluminium, aplikasi photoresist, pendedahan dan pembangunan, diikuti dengan etsa untuk secara selektif mengeluarkan sebarang aluminium berlebihan dan photoresist sebelum memasuki proses pengoksidaan. Selepas langkah-langkah di atas selesai, proses fotolitografi, etsa dan pemendapan diulang sehingga interkoneksi selesai.

Selain kekonduksian yang sangat baik, aluminium juga mudah difotolitograf, goresan dan deposit. Di samping itu, ia mempunyai kos yang rendah dan lekatan yang baik pada filem oksida. Kelemahannya ialah ia mudah terhakis dan mempunyai takat lebur yang rendah. Di samping itu, untuk mengelakkan aluminium daripada bertindak balas dengan silikon dan menyebabkan masalah sambungan, deposit logam perlu ditambah untuk memisahkan aluminium daripada wafer. Deposit ini dipanggil "logam penghalang".

Litar aluminium terbentuk melalui pemendapan. Selepas wafer memasuki ruang vakum, filem nipis yang dibentuk oleh zarah aluminium akan melekat pada wafer. Proses ini dipanggil "pemendapan wap (VD)", yang merangkumi pemendapan wap kimia dan pemendapan wap fizikal.

Proses Sambungan Tembaga

Apabila proses semikonduktor menjadi lebih canggih dan saiz peranti mengecil, kelajuan sambungan dan sifat elektrik litar aluminium tidak lagi mencukupi, dan konduktor baharu yang memenuhi keperluan saiz dan kos diperlukan. Sebab pertama tembaga boleh menggantikan aluminium adalah kerana ia mempunyai rintangan yang lebih rendah, yang membolehkan kelajuan sambungan peranti yang lebih pantas. Kuprum juga lebih dipercayai kerana ia lebih tahan terhadap migrasi elektro, pergerakan ion logam apabila arus mengalir melalui logam, daripada aluminium.

Walau bagaimanapun, kuprum tidak mudah membentuk sebatian, menjadikannya sukar untuk menguap dan dikeluarkan dari permukaan wafer. Untuk menangani masalah ini, bukannya mengetsa tembaga, kami mendepositkan dan mengetsa bahan dielektrik, yang membentuk corak garisan logam yang terdiri daripada parit dan vias di mana diperlukan, dan kemudian mengisi "corak" yang disebutkan di atas dengan tembaga untuk mencapai saling sambungan, proses yang dipanggil "damascene" .

Apabila atom kuprum terus meresap ke dalam dielektrik, penebat yang kedua berkurangan dan mewujudkan lapisan penghalang yang menghalang atom kuprum daripada resapan selanjutnya. Lapisan biji kuprum nipis kemudiannya terbentuk pada lapisan penghalang. Langkah ini membolehkan penyaduran elektrik, iaitu pengisian corak nisbah aspek tinggi dengan tembaga. Selepas mengisi, lebihan tembaga boleh dikeluarkan dengan penggilap mekanikal kimia logam (CMP). Selepas siap, filem oksida boleh didepositkan, dan lebihan filem boleh dikeluarkan dengan proses fotolitografi dan etsa. Proses di atas perlu diulang sehingga sambungan tembaga selesai.

Daripada perbandingan di atas, dapat dilihat bahawa perbezaan antara sambung kuprum dan sambung aluminium ialah kuprum berlebihan dikeluarkan oleh logam CMP dan bukannya etsa.

Langkah 7: Menguji

Matlamat utama ujian adalah untuk mengesahkan sama ada kualiti cip semikonduktor memenuhi piawaian tertentu, untuk menghapuskan produk yang rosak dan meningkatkan kebolehpercayaan cip. Di samping itu, produk yang rosak yang diuji tidak akan memasuki langkah pembungkusan, yang membantu menjimatkan kos dan masa. Pengisihan die elektronik (EDS) ialah kaedah ujian untuk wafer.

EDS ialah proses yang mengesahkan ciri elektrik setiap cip dalam keadaan wafer dan dengan itu meningkatkan hasil semikonduktor. EDS boleh dibahagikan kepada lima langkah, seperti berikut:

01 Pemantauan parameter elektrik (EPM)

EPM ialah langkah pertama dalam ujian cip semikonduktor. Langkah ini akan menguji setiap peranti (termasuk transistor, kapasitor dan diod) yang diperlukan untuk litar bersepadu semikonduktor bagi memastikan parameter elektriknya memenuhi piawaian. Fungsi utama EPM adalah untuk menyediakan data ciri elektrik yang diukur, yang akan digunakan untuk meningkatkan kecekapan proses pembuatan semikonduktor dan prestasi produk (bukan untuk mengesan produk yang rosak).

02 Ujian Penuaan Wafer

Kadar kecacatan semikonduktor datang dari dua aspek iaitu kadar kecacatan pembuatan (lebih tinggi pada peringkat awal) dan kadar kecacatan dalam keseluruhan kitaran hayat. Ujian penuaan wafer merujuk kepada ujian wafer di bawah suhu tertentu dan voltan AC/DC untuk mengetahui produk yang mungkin mengalami kecacatan pada peringkat awal, iaitu untuk meningkatkan kebolehpercayaan produk akhir dengan menemui kemungkinan kecacatan.

03 Pengesanan

Selepas ujian penuaan selesai, cip semikonduktor perlu disambungkan ke peranti ujian dengan kad probe, dan kemudian ujian suhu, kelajuan dan gerakan boleh dilakukan pada wafer untuk mengesahkan fungsi semikonduktor yang berkaitan. Sila lihat jadual untuk penerangan tentang langkah ujian tertentu.

04 Pembaikan

Pembaikan adalah langkah ujian yang paling penting kerana beberapa cip yang rosak boleh dibaiki dengan menggantikan komponen yang bermasalah.

05 Bertitik

Cip yang gagal dalam ujian elektrik telah disusun dalam langkah sebelumnya, tetapi ia masih perlu ditanda untuk membezakannya. Pada masa lalu, kami perlu menandai cip yang rosak dengan dakwat khas untuk memastikan ia boleh dikenal pasti dengan mata kasar, tetapi kini sistem secara automatik menyusunnya mengikut nilai data ujian.

Langkah 8: Pembungkusan

Selepas beberapa proses sebelumnya, wafer akan membentuk cip persegi yang sama saiz (juga dikenali sebagai "cip tunggal"). Perkara seterusnya yang perlu dilakukan ialah mendapatkan cip individu dengan memotong. Cip yang baru dipotong sangat rapuh dan tidak boleh bertukar isyarat elektrik, jadi ia perlu diproses secara berasingan. Proses ini adalah pembungkusan, yang termasuk membentuk cangkerang pelindung di luar cip semikonduktor dan membenarkan mereka menukar isyarat elektrik dengan bahagian luar. Keseluruhan proses pembungkusan terbahagi kepada lima langkah iaitu menggergaji wafer, pelekatan cip tunggal, interkoneksi, pengacuan dan ujian pembungkusan.

01 menggergaji wafer

Untuk memotong banyak cip yang tersusun padat daripada wafer, kita mesti terlebih dahulu "mengisar" bahagian belakang wafer sehingga ketebalannya memenuhi keperluan proses pembungkusan. Selepas mengisar, kita boleh memotong sepanjang garisan pentulis pada wafer sehingga cip semikonduktor dipisahkan.

Terdapat tiga jenis teknologi menggergaji wafer: pemotongan bilah, pemotongan laser dan pemotongan plasma. Bilah dadu ialah penggunaan bilah berlian untuk memotong wafer, yang terdedah kepada haba geseran dan serpihan dan dengan itu merosakkan wafer. Pembuatan dadu laser mempunyai ketepatan yang lebih tinggi dan boleh mengendalikan wafer dengan ketebalan nipis atau jarak garis juru tulis yang kecil dengan mudah. Plasma dicing menggunakan prinsip etsa plasma, jadi teknologi ini juga boleh digunakan walaupun jarak garisan scribe sangat kecil.

02 Lampiran Wafer Tunggal

Selepas semua cip dipisahkan daripada wafer, kita perlu melampirkan cip individu (wafer tunggal) ke substrat (bingkai plumbum). Fungsi substrat adalah untuk melindungi cip semikonduktor dan membolehkan mereka menukar isyarat elektrik dengan litar luaran. Pelekat pita cecair atau pepejal boleh digunakan untuk memasang cip.

03 Saling sambungan

Selepas melampirkan cip ke substrat, kita juga perlu menyambungkan titik hubungan kedua-duanya untuk mencapai pertukaran isyarat elektrik. Terdapat dua kaedah sambungan yang boleh digunakan dalam langkah ini: ikatan wayar menggunakan wayar logam nipis dan ikatan cip terbalik menggunakan blok emas sfera atau blok timah. Ikatan wayar ialah kaedah tradisional, dan teknologi ikatan cip flip boleh mempercepatkan pembuatan semikonduktor.

04 Pengacuan

Selepas melengkapkan sambungan cip semikonduktor, proses pengacuan diperlukan untuk menambah pakej pada bahagian luar cip untuk melindungi litar bersepadu semikonduktor daripada keadaan luaran seperti suhu dan kelembapan. Selepas acuan pakej dibuat mengikut keperluan, kita perlu meletakkan cip semikonduktor dan sebatian acuan epoksi (EMC) ke dalam acuan dan mengelaknya. Cip yang dimeterai adalah bentuk akhir.

05 Ujian Pembungkusan

Cip yang telah mempunyai bentuk akhir mereka juga mesti lulus ujian kecacatan terakhir. Semua cip semikonduktor siap yang memasuki ujian akhir adalah cip semikonduktor siap. Mereka akan diletakkan di dalam peralatan ujian dan menetapkan keadaan berbeza seperti voltan, suhu dan kelembapan untuk ujian elektrik, fungsi dan kelajuan. Keputusan ujian ini boleh digunakan untuk mencari kecacatan dan meningkatkan kualiti produk dan kecekapan pengeluaran.

Evolusi teknologi pembungkusan

Apabila saiz cip berkurangan dan keperluan prestasi meningkat, pembungkusan telah melalui banyak inovasi teknologi dalam beberapa tahun kebelakangan ini. Beberapa teknologi dan penyelesaian pembungkusan berorientasikan masa hadapan termasuk penggunaan pemendapan untuk proses back-end tradisional seperti pembungkusan tahap wafer (WLP), proses bumping dan teknologi lapisan pengagihan semula (RDL), serta teknologi etsa dan pembersihan untuk bahagian hadapan. pembuatan wafer.

Apakah pembungkusan lanjutan?

Pembungkusan tradisional memerlukan setiap cip dipotong daripada wafer dan diletakkan di dalam acuan. Pembungkusan tahap wafer (WLP) ialah sejenis teknologi pembungkusan termaju, yang merujuk kepada pembungkusan terus cip yang masih berada pada wafer. Proses WLP adalah untuk membungkus dan menguji terlebih dahulu, dan kemudian memisahkan semua cip yang terbentuk daripada wafer pada satu masa. Berbanding dengan pembungkusan tradisional, kelebihan WLP adalah kos pengeluaran yang lebih rendah.

Pembungkusan lanjutan boleh dibahagikan kepada pembungkusan 2D, pembungkusan 2.5D dan pembungkusan 3D.

Pembungkusan 2D yang lebih kecil

Seperti yang dinyatakan sebelum ini, tujuan utama proses pembungkusan termasuk menghantar isyarat cip semikonduktor ke luar, dan benjolan yang terbentuk pada wafer adalah titik hubungan untuk menghantar isyarat input/output. Benjolan ini dibahagikan kepada kipas-masuk dan kipas-keluar. Bekas berbentuk kipas berada di dalam cip, dan bentuk kipas kedua berada di luar julat cip. Kami memanggil isyarat input/output I/O (input/output), dan bilangan input/output dipanggil kiraan I/O. Kiraan I/O adalah asas penting untuk menentukan kaedah pembungkusan. Jika kiraan I/O rendah, pembungkusan kipas masuk digunakan. Oleh kerana saiz cip tidak banyak berubah selepas pembungkusan, proses ini juga dipanggil pembungkusan skala cip (CSP) atau pembungkusan skala cip peringkat wafer (WLCSP). Jika kiraan I/O tinggi, pembungkusan kipas keluar biasanya digunakan dan lapisan pengagihan semula (RDL) diperlukan sebagai tambahan kepada benjolan untuk membolehkan penghalaan isyarat. Ini ialah "pembungkusan tahap wafer kipas (FOWLP)."

Pembungkusan 2.5D

Teknologi pembungkusan 2.5D boleh meletakkan dua atau lebih jenis cip ke dalam satu pakej sambil membenarkan isyarat dihalakan secara sisi, yang boleh meningkatkan saiz dan prestasi pakej. Kaedah pembungkusan 2.5D yang paling banyak digunakan ialah meletakkan memori dan cip logik ke dalam satu pakej melalui interposer silikon. Pembungkusan 2.5D memerlukan teknologi teras seperti melalui silikon vias (TSV), bonggol mikro dan RDL nada halus.

Pembungkusan 3D

Teknologi pembungkusan 3D boleh meletakkan dua atau lebih jenis cip ke dalam satu pakej sambil membenarkan isyarat dihalakan secara menegak. Teknologi ini sesuai untuk cip semikonduktor kiraan I/O yang lebih kecil dan lebih tinggi. TSV boleh digunakan untuk cip dengan kiraan I/O tinggi, dan ikatan wayar boleh digunakan untuk cip dengan kiraan I/O rendah, dan akhirnya membentuk sistem isyarat di mana cip disusun secara menegak. Teknologi teras yang diperlukan untuk pembungkusan 3D termasuk teknologi TSV dan micro-bump.

Setakat ini, lapan langkah pembuatan produk semikonduktor "pemprosesan wafer - pengoksidaan - fotolitografi - etsa - pemendapan filem nipis - sambung sambungan - ujian - pembungkusan" telah diperkenalkan sepenuhnya. Daripada "pasir" kepada "cip", teknologi semikonduktor melaksanakan versi sebenar "mengubah batu menjadi emas".

VeTek Semiconductor ialah pengilang profesional Cina bagiSalutan Tantalum Carbide, Salutan Silikon Karbida, Grafit Khas, Seramik Silikon KarbidadanSeramik Semikonduktor Lain. VeTek Semiconductor komited untuk menyediakan penyelesaian termaju untuk pelbagai produk Wafer SiC untuk industri semikonduktor.

Jika anda berminat dengan produk di atas, sila hubungi kami terus.  

Mob: +86-180 6922 0752

WhatsApp: +86 180 6922 0752

E-mel: anny@veteksemi.com